무어의 법칙이 멈춘 자리, 왜 연구자가 늘어도 기술 발전은 더뎌질까? '이룸의 법칙'과 어두운 실리콘의 역설

1. 미세화의 착시와 둔화된 성장의 비밀

최근 최첨단 반도체 공정이 발표될 때마다 산업계는 "더 작고 정교해진 칩 안에 이전보다 수백억 개나 많은 트랜지스터를 집적했다"며 환호합니다. 하지만 정작 일상에서 우리가 체감하는 컴퓨터와 스마트폰의 실질적 성능 향상은 1990년대나 2000년대 초반에 경험했던 폭발적인 도약에 비하면 현저히 둔화되었습니다. 트랜지스터 집적도가 연일 최고치를 경신하고 있음에도 불구하고, 왜 디지털 기기의 체감 성능과 국가 전체의 경제 생산성 발전 속도는 오히려 더뎌진 것일까요?

이 미스터리한 기술적 착시와 생산성 정체의 근본 원인을 공학적 메커니즘과 거시경제학적 모델로 명쾌하게 규명한 연구가 있습니다. 미국 뉴욕 연방준비은행(Federal Reserve Bank of New York)의 파블로 아자르(Pablo D. Azar) 연구원이 발표한 보고서(From Moore’s Law to Eroom’s Law: Power Constraints and the Productivity Slowdown, Staff Report no. 1209)는 현대 반도체 산업이 부딪힌 한계의 본질을 정밀하게 파헤칩니다.

보고서에 따르면 반도체 발전의 병목 현상은 이제 칩 내부에 트랜지스터를 얼마나 촘촘히 욱여넣을 수 있는가라는 '물리적 공간(크기) 제약'에서, 집적된 트랜지스터에 전력을 공급하고 발열을 제어하는 '전력 및 냉각 한계'로 완전히 이동했습니다. 칩을 아무리 작게 축소하더라도 전력 장벽에 막히면 성능 향상으로 이어지지 못하는 고도의 구조적 역설이 시작된 것입니다.

2. 무어의 법칙 뒤에 숨은 비극, '어두운 실리콘(Dark Silicon)'의 등장

Takeaway 1. 칩에 트랜지스터를 다 집어넣어도 켜지 못한다: '어두운 실리콘'의 역설

1985년부터 2004년까지 반도체 산업의 대호황을 가능케 한 물리적 기초는 이른바 '데나드 스케일링(Dennard Scaling)' 법칙이었습니다. 트랜지스터의 물리적 크기가 줄어들면 이에 비례하여 작동 전압도 낮아졌기 때문에, 단위 면적당 소비되는 전력과 발열량이 일정하게 유지되었습니다. 덕분에 전력 소비나 발열의 증가 없이 칩의 스위칭 속도(클록 스피드)를 기하급수적으로 올려 성능을 비약적으로 높일 수 있었습니다.

그러나 2005년을 기점으로 물리적·전기적 한계에 부딪히며 전압을 추가로 낮추는 작업이 극도로 어려워졌습니다. 그 결과 클록 스피드의 상승세는 즉각 정체되었고, 칩의 열설계전력(TDP, Thermal Design Power)은 냉각 시스템이 감당할 수 있는 한계선까지 치솟았습니다. 2005년 이후에는 칩의 크기가 작더라도 TDP가 허용 최고치에 도달하는 현상이 보편화되었습니다.

이로 인해 반도체 설계 및 컴퓨터 구조학계에는 '어두운 실리콘(Dark Silicon)'이라는 비극적인 역설이 고착화되었습니다. 공정 미세화를 통해 칩 면적 안에 수억, 수백억 개의 트랜지스터를 배치하는 데 성공하더라도, 주어진 전력 예산과 발열 한계를 초과하지 않으려면 칩 내부 트랜지스터의 상당수를 전력을 끈 채 '어둡게' 방치해야만 하는 현상입니다.

"데나드 스케일링이 종말을 고하면서 트랜지스터 밀도는 계속 높아졌지만 클록 스피드는 2000년대 중반 정체되었다. 전력과 냉각의 한계로 인해 칩에 트랜지스터를 물리적으로 집어넣을 수는 있어도, 전력 예산 내에서 이들을 동시에 모두 작동시킬 수 없는 '어두운 실리콘(Dark Silicon)' 문제가 발생한 것이다."

결과적으로 칩의 면적을 줄여 수용력을 늘리는 '미세화(Miniaturization)' 하나만으로는 더 이상 컴퓨팅 성능 향상과 거시적 생산성 증대를 끌어낼 수 없는 구조적 한계에 봉착했습니다.

TransistorDensityandProcessorClockSpeed

3. 면적과 전력의 이중 제약: 한쪽이 막히면 소형화도 소용없다

Takeaway 2. 공간과 전력이라는 2차원 족쇄: 상공업 생산성을 결정짓는 '이중 제약 모델'

아자르(Azar) 연구원은 이 문제를 경제학적으로 정밀하게 분석하기 위해 반도체 설계 공간(Design Space)을 2차원 모델로 체계화했습니다. 산업계에서 새로운 신규 칩 디자인(청사진)이 실제 상용화되어 생산성 향상에 기여하려면 두 가지 닫힌 예산 영역을 동시에 만족해야 합니다.

면적 제약 (Sit): 블루프린트가 요구하는 부품 공간의 합이 면적 예산 내에 들어와야 함

전력 제약 (Eit): 블루프린트가 요구하는 전력 소비의 합이 전력 예산 내에 들어와야 함

실제 상용화 가능한 최종 디자인 영역 Fit는 이 두 제약 심플렉스(Simplex)의 교집합로 결정됩니다. 면적 효율성이나 전력 효율성이 확장되어야만 새로운 청사진이 실행 가능 영역(Fit) 내부로 진입하여 롬바르드·로머(Romer, 1990)식 '다양성 확대(Expanding Variety)'를 통한 생산성 성장을 이끌어냅니다.

여기서 아자르 보고서의 핵심적인 기하학적 통찰(Lemma 1)이 등장합니다. 전력 효율성 연구가 난항을 겪어 전력 용량(Et)이 고정되거나 성장을 멈출 경우, 면적 용량(St)이 특정 유한한 한계 임계값을 넘어서는 순간 추가적인 소형화 진행은 새로운 상용화 디자인을 단 하나도 만들어내지 못합니다. 전력 장벽 안에서 구동 가능한 모든 디자인이 이미 면적 제약을 충족하고 있으므로, 칩을 더 작게 만들어 보았자 전력 한계에 부딪혀 켜지 못하는 '어두운 실리콘'만 늘어날 뿐입니다. 따라서 전력 제약이 해결되지 않는 한, 소형화 연구의 한계 가치(Marginal Value)는 정확히 0으로 수렴하게 됩니다.

이 구조는 범용 기술(GPT, General-Purpose Technology)로서의 반도체가 경제 전체로 확산되는 경로를 잘 보여줍니다. 반도체는 의료기기, 통신 equipment, 자동차 제어기 등 수많은 전방 산업의 필수 중간재입니다. 존스(Jones, 2011)의 '약한 고리(Weak Link) 효과'에 따르면, 생산 체인이나 기술 설계 공간에서 전력 효율성이라는 하나의 약한 고리가 막히면, 상호보완적 관계에 있는 소형화 기술을 아무리 발전시켜도 전방 IT 활용 산업과 경제 전체의 총요소생산성(TFP) 성장이 동반 억제되고 맙니다.

4. 이룸의 법칙(Eroom's Law)과 연구 노동 시장의 과도기적 역설

Takeaway 3. 연구자는 늘어나는데 성장은 둔화된다? 연구 프로젝트 관성에 의한 '이룸의 법칙' 현상

롭 블룸 등(Bloom et al., 2020)은 연구 투입 노력을 기하급수적으로 늘려도 생산성 성장률이 오르지 않거나 오히려 떨어지는 현상을 무어의 법칙(Moore's Law)의 철자를 뒤집어 '이룸의 법칙(Eroom's Law)'이라 명명했습니다. 아자르의 모델은 전력 효율 연구의 난이도가 올라갈 때 노동 시장에서 이룸의 법칙이 발생하는 과도기적 동학(Transition Dynamics)을 완벽하게 입증합니다.

전력 효율 연구의 생산성이 떨어지는 음(-)의 충격(전력 연구 난이도 상승)이 가해지면 연구 노동 시장에서는 다음과 같은 재배치 메커니즘이 작동합니다.

기존에 진행 중이던 전력 효율 연구 프로젝트들은 계약 및 기존 연구 자산의 관성으로 인해 즉각 중단되지 않고 포아송 해제율 delta에 따라 천천히 줄어듭니다.

반면 시장의 신규 연구 자본과 노동력은 단기적으로 제약이 적고 연구 착수가 용이한 소형화(미세화) 연구 분야로 대거 유입됩니다.

그 결과, 과도기 전환 구간 동안 사회 전체의 총 연구 인력(Rt = Re,t + Rs,t)은 충격 이전 수준보다 일시적으로 급증하지만, 실제 전체 총요소생산성 성장률(gA,t)은 전력 장벽에 막혀 이전보다 낮아지는 역설적 구간이 나타납니다.

[Proposition 1 명제 요약] "전력 효율 연구 난이도가 상승하는 충격이 가해지면, 기존 전력 프로젝트가 완료되는 동안 소형화 연구로 신규 인력이 유입된다. 이로 인해 총 연구 노동 인력은 일시적으로 충격 이전 수준을 상회하지만, 전체 생산성 성장률은 이전보다 낮아지는 '이룸의 법칙' 전환 구간이 형성된다."

이러한 노동 재배치는 기술적 병목을 해소하지 못하는 분야로 연구 인력이 쏠릴 때 발생하는 단기적 자원 배분 효율성의 왜곡을 명확하게 보여줍니다.

5. 데이터가 증명하는 서늘한 현실: 2005년 전후의 실증 수치 비교

이러한 이론적 모델과 동학적 예측은 실증 데이터를 통해 완벽하게 뒷받침됩니다. 2005년 데나드 스케일링의 종말을 전후하여 미국 반도체 산업 및 경제 전반의 R&D 투입과 생산성 지표는 실증적으로 명확한 대비를 나타냅니다.

분석 지표 항목

1995–2004년 (데나드 스케일링 작동기)

2005–2014년 / 2004–2011년 (전력 제약 심화기)

반도체 R&D 연구 인력 투입 (Bloom et al., 실질 디플레이터 적용)

1.00배 (기준 기간 평균)

1995–2004년 평균 대비 1.62배 (광범위 기준) / 1.15배 (협의 기준) 증가

전력 절감 관련 특허 비중 (USPTO/CPC 분류 기준)

0.060% (78건 / 129,479건) (컴퓨팅/로직 포함 시 1.195%)

0.128% (245건 / 191,874건) (컴퓨팅/로직 포함 시 2.019%로 급증)

IT 생산 산업 연평균 TFP 성장률 (Fernald, 2014)

14.44%

6.98% (절반 이하로 급락)

IT 활용 산업 연평균 TFP 성장률 (Fernald, 2014)

2.08%

0.90% (급락)

민간 기업 전체 연평균 TFP 성장률 (Fernald, 2014)

1.85%

0.78% (급락)

이 실증 데이터가 시사하는 바는 매우 서늘합니다. 2005년 이후 반도체 산업계는 전력 절감 특허 비중을 2배 가깝게 늘리고, 1995–2004년 평균 대비 1.15배에서 1.62배에 달하는 사상 최대 규모의 연구 인력을 투입했습니다. 그러나 전력 효율성 개선 문제 자체가 공학적으로 극도로 어려워졌기 때문에, R&D 인력 폭증에도 불구하고 IT 생산 산업의 연평균 총요소생산성(TFP) 성장률은 14.44%에서 6.98%로 반토막이 났으며, 미국 민간 기업 전체의 TFP 성장률 역시 0.78% 수준으로 정체되었습니다. '이룸의 법칙'이 현실 경제 데이터로 입증된 것입니다.

6. 미래를 향한 질문과 통찰

우리는 오랫동안 "트랜지스터 밀도가 2년마다 2배로 늘어난다"는 무어의 법칙에 매료되어 왔습니다. 하지만 기술 경제학의 관점에서 진정한 ICT 생산성 성장의 엔진은 면적의 소형화와 전력 효율성의 완벽한 '동반 성장'이었습니다. 전력 효율성이라는 축이 무너지자, 아무리 트랜지스터를 미세화해도 경제 전체의 생산성 증대로 연결되지 못하는 구조적 병목이 발생했습니다.

아자르 모델의 장기 균형 분석(Theorem 1 & Proposition 1)은 우리에게 중요한 경고를 남깁니다. 과도기의 '이룸의 법칙' 구간이 지나고 장기 균형 상태(BGP)에 도달하면, 전력 효율 연구 난이도의 상승은 결국 경제 전체의 장기 총 연구 인력 규모(R*)를 축소시키며, 이에 따라 장기 총요소생산성 성장률 역시 과거보다 현저히 낮은 수준으로 고착화됩니다.

이제 기술 리더, 연구자, 그리고 경제 정책 분석가들은 단순히 몇 나노 공정에 진입했는가를 다투는 미세화 경쟁을 넘어 근본적인 질문을 던져야 합니다.

"우리는 과연 '어두운 실리콘'과 전력 예산의 족쇄를 끊어내고, 침체된 글로벌 ICT 생산성의 반등을 이끌어낼 새로운 구조적·기술적 패러다임을 찾아낼 수 있을 것인가?"

Source: Pablo D. Azar, From Moore’s Law to Eroom’s Law: Power Constraints and the Productivity Slowdown, Federal Reserve Bank of New York Staff Reports 1209, Oct 2026